-SD11 數(shù)字系統(tǒng)實驗平臺
一、系統(tǒng)構(gòu)成
1、電源： 交流AC寫入：220V±10% 、50Hz
固定直線DC輸：出5V/2A、±12V/0.5A ；
2、手動單脈沖電子回路2組：每組可同時輸出正負(fù)兩個脈沖，脈沖幅值為TTL電平。
3、連續(xù)脈沖源：0～100KHz。
4、固定頻率脈沖源4路，輸出為TTL電平：1Hz、8Hz、32Hz、1KHz；
5、時序脈沖發(fā)生電子回路及啟?？刂齐娮踊芈??？僧a(chǎn)生四路脈沖信號，脈沖周期與寫入的時鐘信號相同，四個脈沖之間依次相差1個寫入時鐘周期。
6、10位邏輯電平寫入開關(guān)：可寫入低電平‘0’、高電平‘1’（為正邏輯）。
7、10位邏輯電平指示燈：指示燈亮表示高電平‘1’，指示燈滅表示低電平‘0’。
8、數(shù)碼管顯露：四位由七段LED數(shù)碼管構(gòu)成的BCD碼譯碼顯露電子回路，及1位七段LED數(shù)碼管。供數(shù)字鐘、日歷等實驗顯露用。
9、揚聲器及驅(qū)動電子回路?？捎米鲿r鐘報時、報警及音樂演奏的發(fā)聲裝置。
10、可變電位器3只，阻值分別22K，50K，100K。
11、BCD拔碼開關(guān)2組
12、邏輯筆
13、基礎(chǔ)門電子回路實驗區(qū)：操作面板上畫有電子回路原理圖。
（1）JK觸發(fā)器4組 （2）D觸發(fā)器4組 （3）與門4組
（4）或門4組 （5）與非門4組 （6）異或門4組
（7）四寫入與非門2組 （8）非門6組 （9）NE555電子回路1組
14、開放實驗區(qū)，用來拓展實驗、課程設(shè)計使用。
（1）20芯圓孔插頭座只，16芯圓孔插頭座2只，14芯圓孔插頭座2只，8芯圓孔插頭座1只
（2）分立元件接插區(qū)，可接插電阻、電容、穩(wěn)壓管、二極管、三極管等元件，便利拓展。
15、EDA實驗單元，應(yīng)用大容量（KV）的Altera FPGA芯片EP5CSEMA5作為核心板。
16、EP5CSEMA5核心板資源：
（1） FPGA核心器件：Cyclone V SoC 5CSEMA5F31C6 Device，85K可編程邏輯資源LEs, 內(nèi)嵌4450K個存儲器模型塊，6 個高功能分?jǐn)?shù)分頻Fractional PLLs, 2個硬核內(nèi)部存儲控制器；
（2）支持64MB (32Mx16)SDRAM控制器；
（3）支持多端口1GB (2x256Mx16)DDR3 SDRAM控制器（多達(dá)533 MHZ的DDR3 、包括ECC支持）；
（4）基于ARM的硬核處置整理器系統(tǒng)(HPS)：內(nèi)置800 MHz, 雙核ARMCortex™-A9 MPCore™ 處置整理器；512-KB共享L2高速緩存；64 KB的Scratch片內(nèi)RAM；
（5）嵌入式USB-Blaster II (JTAG)配備電子回路和電纜（通用B型USB連接口）；支持EPCS128閃存(PFL)配備；
（6）兩個 USB 2.0 Host 連接口；一個USB轉(zhuǎn)UART 連接口；支持10/100/1000 千兆以太網(wǎng)連接口；帶有PS/2 鼠標(biāo)/鍵盤連接口；帶有IR 收發(fā)器
（7）配備裝備兩個40-pin拓展連接口；一個10-pin ADC寫入；一個 LTC 鏈接器(支持(SPI) 主控器,I2C 協(xié)議傳輸和通用IOpin )；4 個用戶自定義按鈕 (FPGA x4)；10 個用戶自定義開關(guān)(FPGA x10)；11 用戶自定義LEDs (FPGA x10 ; HPS x 1)；2個硬核處置整理器系統(tǒng)按鈕；6個七段數(shù)碼管；
（8）24-bit VGA顯露輸出；
（9）音頻部分：支持24-bit 音頻編碼，帶有l(wèi)ine in、out、microphone寫入連接口；
（10）硬核處置整理器系統(tǒng)帶有三軸加快速度度傳感器
（11）12V DC寫入
二、實驗項目
（一）數(shù)字電子回路實驗
1、門電子回路的邏輯功能及測量試驗實驗
2、結(jié)合邏輯電子回路（半加器、全加器及邏輯運算）實驗
3、觸發(fā)器實驗（一） R-S、D、JK
4、觸發(fā)器實驗（二） 三態(tài)輸出觸發(fā)器、鎖存器
5、時序電子回路測量試驗與研究
6、包括計數(shù)器及寄存器實驗
7、譯碼器和數(shù)值選用器實驗
8、波動線產(chǎn)生器及單穩(wěn)態(tài)觸發(fā)器實驗
9、555時基電子回路實驗
可選做如下實驗
10、晶體管開關(guān)特性、限幅器與鉗位器實驗
11、TTL門電子回路功能數(shù)值測量試驗實驗
12、CMOS門電子回路測量試驗實驗
13、A/D、D/A變換電子回路實驗
14、時序電子回路應(yīng)用實驗
15、四路優(yōu)先判決電子回路實驗
16、智力竟賽搶答器實驗
17、電子秒表實驗
18、3位半直線DC數(shù)字電壓（V）表實驗
19、數(shù)字頻率計實驗
20、拔河游戲機實驗
21、隨機存儲器及其應(yīng)用實驗
22、8路搶答器電子回路設(shè)計實驗
23、數(shù)字鐘電子回路的設(shè)計實驗
24、交通燈控制邏輯電子回路設(shè)計實驗
25、汽車尾燈控制電子回路
26、籃球競賽30S計時器
（二）EDA器件研發(fā)設(shè)計實驗
1、 單元電子回路設(shè)計實驗：
實驗1.1 結(jié)合邏輯3-8譯碼器的設(shè)計
實驗1.2 半加器
實驗1.3 全加器
實驗1.4 全減器
實驗1.5 4位向量加法/減法器
實驗1.6 向量乘法器
實驗1.7 數(shù)值對比器
實驗1.8 多路數(shù)值選用器
實驗1.9 編碼器
實驗1.10 譯碼器
實驗1.11 二進(jìn)制碼變換成BCD碼
實驗1.12 BCD碼變換成二進(jìn)制碼
實驗1.13 BCD碼變換成格雷碼
實驗1.14 結(jié)合邏輯電子回路的設(shè)計
實驗1.15 簡便狀態(tài)機
實驗1.16 串入/并出移位寄存器
實驗1.17 并入/串出移位寄存器
實驗1.18 多功能寄存器
實驗1.19 單脈沖發(fā)生器
實驗1.20 節(jié)拍脈沖發(fā)生器
實驗1.21 奇偶檢驗
實驗1.22 計數(shù)器
實驗1.23 7段數(shù)碼管顯露
實驗1.24 數(shù)字鐘
實驗1.25 秒表設(shè)計實驗
實驗1.26 VGA連接口驅(qū)動實驗
2、 Nios軟核實驗： 　
實驗2.1 Nios軟核的設(shè)計
實驗2.2 外設(shè)模型塊的設(shè)計
實驗2.3 Qsys應(yīng)用系統(tǒng)的生成
實驗2.4 Nios II軟核檢驗以及Nios II IDE系統(tǒng)的簡介
實驗2.5 Qsys系統(tǒng)的PIO檢驗
實驗2.6 7段數(shù)碼管顯露實驗
實驗2.7 按鍵及撥碼開關(guān)實驗
實驗2.8 LTC2308 AD變換實驗
實驗2.9 基于QSYS的uC/OS-II實操系統(tǒng)應(yīng)用實驗
三、實驗室配備方案
實驗室每人每套配備方案(二人為一組，一組用一張實驗桌)
1、-SD11 必配 1臺。
2、示波器 自配 1/2臺。
3、萬用表 自配 1只。
4、實驗桌 自配 1/2張。
5、實驗椅 自配 1 張。